d触发器这里每个触发器的输入d都是由上一个触发器提供构建一个循环..那么最初始的时候状态是怎么设置 电路图 D触发器
计数器的功能：计算输入脉冲的个数。计数器的“模”：计数器累计输入脉冲的最大数目用M表示。计数器的分类：根据计数脉冲的输入方式不同可分：同步计数器、异步计数器。其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。 根据按照输出的计数进制不同又可分：二进制计数器、十进制计数器、任意进制计数器。根据计数过程中计数的增减不同分：加法计数器、减法计数器、可逆计数器。既可能实现加计数又可实现减计数器的称为可逆计数器。 计数器不仅用于计数，还可以用于分频、定时等，是时序电路中使用最广的一种。 一、同步计数器 同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。1、图1是3位同步二进制加法计数器电路。该电路是由三个JK触发器接成T触发器的形式组成。同步二进制计数器是同步时序逻辑电路的一个实例，通过对该电路的分析，学会对此类电路的一般分析方法。 分析步骤如下：1）写出时钟方程、驱动方程、输出方程。时钟方程：CP0=CP1=CP2=CP驱动方程：J0=K0=1 J1=K1=Q0n J2=K2=Q0nQ1n输出方程：C= Q0nQ1n Q2n 2）求状态方程：JK触发器的特性方程为：Qn+1＝J + Qn 。将驱动方程代入相应触发器的特性方程，求得状态方程： 3）进行状态计算，列状态表。方法是依据设定电路现态Q2n Q1n Q0n ，代入状态方程和输出方程即可求得相应的次态Q2n+1 Q1n+1 Q0n+1 和C。注意；设定现态时，要依次把全部状态都假设到。例如这里的计数器由三个触发器组成，即n=3，则有23 =8种状态，要把8种状态依次全假设到。一般可从Q2n Q1n Q0n=000开始假设，代入上述各状态方程，计算结果填入状态表1。4）画出状态转换图（见图2）。由分析可知：该计数器为3位二进制同步加计数器。000 → 001 → 010 → 011↓↑111← 101← 110 ← 100 二、异步计数器异步计数器中，各触发器的时钟端有的受计数输入脉冲控制，有的受其他触发器输出端控制。因此，组成异步计数器的所有触发器的翻转是不同步的，即各触发器的状态变化有先后。这类计数器结构简单，但因各触发器的翻转是不同步的，所以工作速度不易提高。以异步二进制计数器为例分析：异步二进制计数器一般由T′触发器构成，电路结构简单。1. 异步二进制计数器� 异步三位二进制计数器电路如图2所示。图2 异步三位二进制计数器分析步骤如下： � (1) 写相关方程式。� 时钟方程�� CP0=CP↓CP1=Q0↓CP2=Q1↓驱动方程�� J0=1 K0=1� J1=1 K1=1� J2=1 K2=1(2) 求各个触发器的状态方程。JK触发器特性方程为将对应驱动方程式分别代入特性方程式， 进行化简变换可得状态方程:(3) 求出对应状态值。 列状态表如表2所示。 画状态图和时序图如图3所示。计数器状态图和时序图（4） 归纳分析结果， 确定该时序电路的逻辑功能。 �由时钟方程可知该电路是异步时序电路。从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0值是递增的, 经过八个CP脉冲完成一个循环过程。 � 综上所述，此电路是异步三位二进制（或一位八进制）加法计数器。 �2. 异步二进制计数器的规律用触发器构成异步n位二进制计数器的连接规律如表3所示。三、N进制计数器的组合利用不同进制计数器的组合，可得到计数容量更大的计数器。例如：将一个五进制计数器和一个二进制计数器组合可得到十进制计数器（见图4）。通常被组合的两组计数器，要么都是同步的，要么都是异步的。
C 。
复位端子 Rd、置位端子 Sd 有小圈，是低电平有效，而电路接 1 ，所以无效。
D触发器功能是：Qn+1 = D ，而电路中 D = Q‘ ，是二分频电路，就是来一个时钟脉冲，翻转一次。
